郭長祐／DIGITIMES
前言：近十年來CPU業者每發表1款新主打CPU，就會順帶標榜該晶片所用的製程技術，最初只標榜尺寸縮密性製程，而近五年來更是強調各種新材質性製程，倘若不去瞭解新材質製程的意義，那麼也將愈來愈不瞭解新CPU的價值意義……
過去IBM微電子發表Low k Dielectric(低介電質絕緣，或稱：低介電常數絕緣)製程技術時，人們沒有投入太多的注目，而今Intel在45nm製程的晶片產品發表後，也連帶在45nm製程內使用了High k/Metal Gate(高介電質金屬閘極)技術，使的最近筆者經常被人問及：Low k製程與High k製程到底有何不同？
問此問題的人因為被名稱所迷惑，認為Low k與High k是相互矛盾的技術，且半導體業者都紛紛標榜Low k、High k等新製程技術能為晶片電路帶來新的提升效益，因此迷惑也就加深，所以以下本文將對此進行更多討論。
銅線路製程
要談論Low k製程技術，就免不了要談論Copper Interconnect(簡稱：銅製程、銅互連製程、銅線路製程、銅接線製程)技術，因為Copper Interconnect與Low k Dielectric是相輔相成的，前者用來強化線路的傳導性，後者用來降低線路間的絕緣性。
由於半導體製程的不斷進步，積體電路的尺寸愈來愈小、電路愈來愈密，同時工作時脈愈來愈快，在到達GHz的時脈頻率、線路寬度小於250nm時，晶片內電路內的寄生電阻效應、寄生電容效應也就愈來愈嚴重，進而使頻率無法再提升，此稱為阻容延遲、阻容遲滯(RC Delay)，RC Delay不僅阻礙時脈成長，同時也會增加電路的無謂功耗。
寄生電阻的問題來自於線路本身的電阻性，如果可以用電阻值更低、傳導性更佳的線路材質，寄生電阻的問題就可以舒緩。而寄生電容則是因為線路與線路間的絕緣性過高，如果可以降低絕緣性，則寄生電容的問題也可以舒緩。
所以，IBM微電子(即是IBM的半導體事業部、半導體部門)提出銅製程，將原本用鋁材質製造的晶片線路(俗稱：鋁製程)改成用銅材質來製造，銅的傳導性比鋁更好，電阻值更低，如此就可以解決寄生電阻的問題。
解決寄生電阻後，寄生電容問題一樣以換替材料的方式來解決，原本的絕緣材質其絕緣性太高，所以要換替成低絕緣性的材料，也就是低介電值的材料。
關於此，過往使用的絕緣材料為二氧化矽(SiO2)，然取代二氧化矽的方案材料有許多種，包括：SiLK、FOx、HSQ、MSQ、Nanoglass、HOSP、Black Diamond、Coral、Aurora等等，各家半導體廠所支持、偏好的材質各有不同，不過所要達到的目標是一致的，就是降低線路間的寄生電容。
當然！最好的Low k材質就是「沒有材質」，線路與線路間不使用任何材質，採「真空」作法，如此寄生電容就可以降至最小，IBM於2007年5月發表的Airgap(空隙)技術就是此種構想的實現。
絕緣矽技術
以上所談的都是線路本身與線路間的問題，接下來要談論電晶體(在此指數位電路所常用的MOSFET)部份的問題，事實上電晶體也因為製程的縮密而面臨一個大問題，那就是漏電(Leakage Current)，這包括兩個部份，一是從源極(Source)通往汲極(Drain)的電流漏往基極(Body，在此也可稱Silicon Substrate)，另一是閘極(Gate)電流漏往基極。
對此IBM也提出因應之道，在源極與汲極底下，以及在基極之上，多埋入1層的絕緣層，該絕緣層的材料為二氧化矽，如此就可以減少電流從源極通往汲極時漏往基極，此技術稱為絕緣矽(Silicon On Insulator；SOI)製程。
高介電值金屬閘極技術
SOI解決了源極、汲極間的漏電，但卻難以阻止閘極的漏電，閘極的漏電在於閘極與基極間的絕緣度不夠，閘極與基極有著1層絕緣層，此絕緣層的材料過往多半使用二氧化矽，而今二氧化矽的絕緣度已經不夠，所以也必須用新材料來替換，要換替成更高絕緣度、更高k值的才行。
到此，我們總共在3處地方提到二氧化矽：線路間的絕緣、源極/汲極與基極間的絕緣、閘極與基極間的絕緣，線路間的絕緣必須降低絕緣值，所以將二氧化矽替換成其他Low k特性的材料；而源極/汲極與基極間原本沒有絕緣層設計，而今SOI製程在兩者間多鋪設1層二氧化矽製成的絕緣層。
現在，閘極與基極間本來就有絕緣層，但其絕緣度愈來愈不足，所以也必須進行換用，換用絕緣性更高的，所以就有了High k/Metal Gate技術的誕生。
事實上在Intel發表正式研發成功High k/Metal Gate技術前，半導體業界早已在討論High k技術，原本預測2007年此項技術就會開始盛行，不過此預測稍過樂觀，以致後來業界將焦點轉向另一個革新技術：應變矽通道(Strained-Si Channel)，此技術可以加快源極到汲極間的電流流動，好加快電晶體的運作速度。
話雖如此，IBM還是在2007年1月正式發表High k/Metal Gate技術，以及Intel在2007年11月正式宣佈成功運用High k Metal Gate技術，而其他業者仍在努力中，。High k能減少閘極漏往基極的電流，可節省晶片的功耗用電，使晶片更省電運作。
High k材質既然能提供更佳的絕緣性，那麼SOI的絕緣層也可以使用，將二氧化矽換成High k材質，預計可以讓晶片功耗用電更為收斂，現在已有多家半導體業者準備進行此一替換，並認為此作法是升級性的SOI技術。
另外，筆者一直沒有提到的是金屬閘極部分，晶片內的電晶體閘極很長一段時間都使用多晶矽（Polysilicon）材質，而今換成金屬（事實上最早期的MOSFET，其閘極也是金屬材質，之後才換成矽）後，可加速閘極（有時也翻譯成：柵極）的關閉/導通速率，如此將可使晶片電路運作更快速。
也因為採行金屬閘極，所以更需要High k絕緣材質的搭配，兩者幾乎是密不可分，所以在許多報導上都寫成High k Metal Gate，但更確切而言當寫成High k/Metal Gate或High k + Metal Gate。
新技術持續嘉惠大眾
至此，相信各位已能體會High k、Low k的不同，名稱上看似衝突，實際上卻毫無矛盾，Low k用於晶片線路，High k用於電晶體閘極。更簡單地說，Low k是強化晶片內「前後左右，線路佈局」的運作速度並減少功耗，High k是強化晶片內「上下，電晶體開啟/關閉」的運作速度並減少功耗，兩者各有所職。
有了上述所談的各項新製程技術，摩爾定律才能持續適用下去，人們也才能持續買到更便宜效能卻更高的晶片。反之，若半導體技術與營建技術一樣，難有大幅度的技術提升與突破，那麼晶片的價格有可能跟房價一樣，永遠是一坪數十萬新台幣的價格。
source: <a href="http://ryanwu.pixnet.net/blog/post/18939186-low-k%E3%80%81high-k%E5%88%B0%E5%BA%95%E5%9C%A8%E5%B9%B9%E5%98%9B%EF%BC%9F-" target="_blank">http://ryanwu.pixnet.net/blog/po ... %E5%98%9B%EF%BC%9F-</a>
